比较器的两路输 入为模拟信号，输出则为二进制信号，当输入电压的差值增大或减小时，其输出保持恒定。2)比较器输出是集电极开路结构， 需要上拉电阻才能有对外输出电流的能力. 而运放输出级是推挽的结构， 有对称的拉电流和灌电流能力.另外比较器为了加快响应速度， 中间级很少， 也没有内部的频率补偿. 运放则针对线性区工作的需要加入了补偿电路.所以比较器不适合作运放用。
原创 造就狂野青春 明德扬FPGA科教 本文为明德扬原创及录用文章，转载请注明出处！一、什么是组合逻辑电路？在数字电路中,根据逻辑功能的不同,我们可以将数字电路分成两大类,一类叫做组合逻辑电路、另一类叫做时序逻辑电路。本次主要讲解组合逻辑电路的原理、应用和Verilog实现。
