金融界 2024 年 10 月 18 日消息，国家知识产权局信息显示，爱芯元智半导体股份有限公司申请一项名为“基于 AXI 总线的数据处理方法与装置”的专利，公开号 CN 118779264 A，申请日期为 2024 年 6 月。
看一下 RmBranchCommitProcessor 类的 process 方法，代码如下:从调用关系时序图可以看出，上面的 handleBranchCommit 方法最终调用了 AbstractRMHandler 的 handle 方法，最后通过 branchCommit 方法调用了 ResourceManagerXA 类的 finishBranch 方法。
APB接口用在低带宽和不需要高性能总线的外围设备上，主要目的是降低功率消耗和接口优化，如键盘、UART等，APB是非流水线结构，所有信号仅与时钟上升沿相关，他的总线架构不像AHB或AXI一样支持多个master，在APB里唯一的主模块就是APB桥，其特性为:1、 两个时钟周期传输:传输分为两个阶段，第一个阶段为建立阶段，第二个阶段为，两个阶段各需要一个时钟周期操作完成，所以固定两个周期完成一次读或写操作。
AXI 是ARM AMBA 单片机总线系列中的一个协议，是计划用于高性能、高主频的系统设计的。多通道支持2D-Transfer，从buffer address开始，读写HSIZE后跳过剩余的Stride – HSIZE个地址单元，下一次从buffer address + Stride位置开始，此过程迭代VSIZE此后结束该BD指定的传输。
摘自 在 Hot Chips 22 上 GS464V 的演讲。但是看看 LA464，然后再看看 Zen 4 或 Golden Cove，就可以看到 AMD 和英特尔在推动 CPU 性能的边界方面是多么令人印象深刻。
2023年2月，在西安秦创原人工智能前沿科技成果发布会上，清华大学姚期智院士代表中国Chiplet产业联盟，联合国内外IP厂商、国内领先封装厂商、国内领先系统与应用厂商共同发布了《芯粒互联接口标准》- Advanced Cost-driven Chiplet Interface，该标准由交叉信息核心技术研究院牵头，中国Chiplet产业联盟共同起草。
摘 要： 研究了一种基于Vivado HLS加速OpenCV程序的方法，其核心是利用Xilinx高层次综合工具Vivado HLS，将C++编写的OpenCV程序按照Vivado HLS处理规范进行修改，进而将代码转换为硬件描述语言，可快速生成IP核。
评测试板卡介绍创龙科技TL3568F-EVM是一款基于瑞芯微RK3568J/RK3568B2四核ARM Cortex-A55处理器 + 紫光同创Logos-2 PG2L50H/PG2L100H FPGA设计的异构多核国产工业评估板，由核心板和评估底板组成，ARM Cortex-A
