Xilinx Zynq系列是带有ARM Cortex-A系列CPU核的FPGA，前几年流落到二手市场上的“矿板”就以Zynq 7010为核心，可以说是最廉价的Zynq实验平台了。我三年前就买了一块，但一直是闲置状态，直到现在才想来搞搞。
赛灵思最新 Zynq 器件采用 Xen 管理程序，但选择这种开源虚拟化方案的关键在于其支持能力。作者：Steven H. VanderLeestDornerWorks 公司首席运营官Steve.VanderLeest@DornerWorks.
AXI 是ARM AMBA 单片机总线系列中的一个协议，是计划用于高性能、高主频的系统设计的。多通道支持2D-Transfer，从buffer address开始，读写HSIZE后跳过剩余的Stride – HSIZE个地址单元，下一次从buffer address + Stride位置开始，此过程迭代VSIZE此后结束该BD指定的传输。
本文主要介绍 HLS 案例的使用说明，适用开发环境: Windows 7/10 64bit、Xilinx Vivado。2017.4 、Xilinx Vivado HLS 2017.4 、Xilinx SDK 2017.4。
新的开始，这一篇文章，就算是使用Vitis 开发 ZYNQ 的第一篇文章吧。作为第一篇文章，暂时先不涉及 ZYNQ 的 PS 部分，以传统 FPGA 的方式来做个小实验，在 PL 端实现按键控制 LED。
引言：上一篇文章我们介绍了ZYNQSOC设计流程及Hello Word实验，本节我们在上一节实验的基础上继续使用Xilinx SDK自带的测试例程测试内存和DRAM，实验包括：ZYNQ SOC片上内存测试DDR3 DRAM测试1.实验系统框图本实验系统框图如图1所示。
摘 要： 研究了一种基于Vivado HLS加速OpenCV程序的方法，其核心是利用Xilinx高层次综合工具Vivado HLS，将C++编写的OpenCV程序按照Vivado HLS处理规范进行修改，进而将代码转换为硬件描述语言，可快速生成IP核。
