一纳米芯片重大突破

资讯

仅1纳米厚度也能阻止电流泄漏，上海科学家创新蓝宝石介质显著提高芯片能效
随着电子设备不断小型化和性能要求的提升，芯片中的晶体管数量持续增加，尺寸也日益缩小。然而，当传统的介质材料厚度减小到纳米级别时，其绝缘性能会显著下降，导致电流泄漏。这不仅增加了芯片的能耗，还导致发热量上升，影响设备的稳定性和使用寿命。
上观新闻
7评论
中科院专家：3纳米至1纳米芯片制造工艺研究取得进展
在当今的互联网时代，信息就是生产力，信息化代表着先进生产力的发展趋势。基于此，美国、欧洲都先后提出要打造自己的芯片产业链，而我国原本就比较落后的芯片产业，在经历了华为芯片危机之后，更加意识到自主可控芯片产业链的重要性。
良侃
126评论
1nm以下芯片，湖南大学破冰垂直晶体管结构，理论制程可达0.65nm
而支撑摩尔定律向前推进的光刻机，因硅基芯片内置规格的有限性，晶体管集成度临近天花板，这让半导体厂商很难继续向前发展。
柏柏说科技
131评论
华裔科学家的突破：不要EUV光刻机，让1nm以下的芯片自己长出来
而光刻技术下，光刻机的分辨率就决定了芯片的工艺，比如7nm以下的芯片，必须用到EUV光刻机;这种技术，不需要光刻机，也能实现7nm以下，但进度不太理想，目前还停留在65nm以上工艺。
互联网乱侃秀
237评论
北大留美高材生朱佳迪带领团队攻克1纳米芯片，引领全球技术发展
朱佳迪带领团队攻克1纳米芯片的成功，不仅彰显了团队成员的才华与智慧，更为全球科技竞争带来了新的局面。
老方观世界
641评论
台积电 1nm 以下制程取得重大突破，已发表于 Nature
IT之家此前报道，IBM 在 5 月初首发了 2nm 工艺芯片，与当前主流的 7nm 芯片相比，IBM 2nm 芯片的性能预计提升 45%，能耗降低 75%。
IT之家
240评论
美国突破1nm芯片技术，却是靠着“清北”输送的人才
但是面对这一成果，中美两国却不免几分尴尬，因为该技术的突破者，乃是一名华人科学家，名叫朱佳迪，乃是北大毕业的尖子生，今年仅27岁。
三千狼
839评论
芯片突破 1nm 后，将会如何发展？
早在 2016 年，《科学》杂志就报到了劳伦斯伯克利国家实验室的研究成果:世界上最小的晶体管——1 纳米栅极长度的二硫化钼晶体管。
野渡浅谈
28评论
全新技术光刻薄膜量产，下代光刻机出现，芯片将从纳米到皮米级！
据IT之家 6 月 18 日消息，日本三井化学宣布将在其岩国大竹工厂设立碳纳米管薄膜生产线，预期年产能力为 5000 张，生产线预计于 2025 年 12 月完工，可用于荷兰 ASML 将推出的下一代高数值孔径、高输出 EUV 光刻机。
海风观天下
2评论
1nm的芯片会有吗？什么时候来？
业界预测，1nm 工艺制程最快可能在 2027 年试产、2028 年量产，个别厂商情况可能不同。台积电 3 纳米今年内在台湾地区量产、2 纳米 2025 年量产。
锋潮评测
101评论
如果摩尔定律不死，2028年实现1nm芯片，但之后就是数字游戏了
过去的这几十年间，芯片制程其实差不多是按照摩尔定律走的，直到进入7nm后，基本上就无法按照这个定律走了，比如5nm、3nm的演进就慢了很多，所以很多人称现在摩尔定律已死。
互联网乱侃秀
97评论
7nm，5nm，1nm，芯片线宽会越来越小吗？
当硅基芯片突破1nm之后，量子隧穿效应将使得“电子失控”，芯片失效（确切地说，5nm甚至7nm以下，就已经存在量子隧穿效应）。这种情况下，替换芯片的硅基底，也许是芯片进一步发展的可行出路之一。
工学脑洞
14评论
首例0.34nm芯片！清华大学实现亚1nm栅极晶体管制造，美媒咋舌
在此背景下，芯片企业想要实现更高制程的芯片制造，提高光刻机精度和改进、优化晶体管架构是比较常见的方法。
柏柏说科技
95评论
台积电1nm制程厂或将落地脚桃园龙潭 2027年有望量产
不过，芯片厂商仍然在不断探索物理世界的极限，从3nm工艺到2nm工艺，从2nm工艺到1.4nm工艺，再从1.4nm工艺到1nm工艺，后者被视为摩尔定律的物理极限。
CNMO科技

加载更多

视频

在线举报