Verisium平台包括了三大板块，最基础的是Verisium Manager，其将 Cadence 在 IP 和 SoC 级全流程验证管理解决方案，包括验证规划、工作调度和多引擎覆盖率，统统整合到 Cadence JedAI 平台中，同时还扩展出新的旨在提高计算服务集群效率的 AI-Driven 测试集优化技术。
AI大时代下，芯片设计验证挑战何解？编辑 | 心缘GTIC 2020全球AI芯片创新峰会刚刚在北京圆满收官！在这场全天座无虚席、全网直播观看人数逾150万次的高规格AI芯片产业峰会上，19位产学界重磅嘉宾从不同维度分享了对中国AI芯片自主创新和应用落地的观察与预判。
其中，Cadence高级客户技术经理万理作了主题为“大数据+AI分析，Cadence JedAI平台启动EDA发展新引擎””的演讲，其从Cadence的视角，展望了对于未来EDA发展新方向、新动力的一些思考与洞察。
在今日开幕的2023 ICCAD上，Cadence 副总裁、中国区总经理汪晓煜在题为“步入芯片和系统设计新范式”的演讲中提到，摩尔定律不仅反映了半导体行业的发展规律，也推动了整个信息技术领域的创新和变革，人工智能、5G 通信、HPC、自动驾驶和工业物联网等新的应用需求、算力和能效要求对于芯片和系统设计提出了更高的要求。
大会一开始，Cadence公司副总裁、中国及东南亚地区总经理徐昀表示，随着科创板助推产业发展腾飞，优秀的半导体企业开始不断走到台前，中国一直是Cadence投资重地，本地化支撑是我们的服务宗旨，对中国半导体未来充满信心。
Cadence中文有两个名，益华或楷登，国内用的是楷登电子；作为三大EDA垄断巨头之一，今天我们来温顾一下它的历史发展，一家公司的遍历几乎可以让我们看到整个EDA商业化发展的变迁脉络；-起家众所周知，Cadence于1988年由两家公司合并而成，分别是ECAD和SDA；ECAD脱
使用 Cadence JedAI Platform，Cadence能够在整个Verisium AI驱动的验证工作流程中应用其在数据和AI方面的计算软件创新成果，包括Cadence Cerebrus™ Intelligent Chip Explorer中AI驱动的实施和Optimality™ Intelligent System Explorer中AI驱动的系统分析。
验证是确保设计和预定的设计期望一致的过程，设计期望通常是通过设计规范来定义的。对于芯片设计，在不同的阶段可以分为：寄存器传输级（RTL）的功能验证、门级的仿真验证、形式验证以及时序验证。我们通常所说的验证一般是指RTL验证。
